通訊所專業必修/必選修課程綱要表

課程名稱：（中文）數位通訊積體電路設計				開課學程	通訊所
（英文）Digital Communications Integrated Circuits Design				課程代碼	COM5190
授課教師：黃元豪					
學分數	3	必/選修	選修	開課年級	碩士班、博士班
先修科目或先備能力：積體電路設計相關課程					
課程概述與目標：本課程介紹 Coded MIMO-OFDM 系統之實作演算法與 VLSI 模組，教授同學使其具備演算法設計與實現寬頻通訊系統之能力。					
教科書[1]	教育部資網通人才培訓計畫所自行開發之講義投影片				
參考書目	1. Tzi-Dar Chiueh, Pei-Yun Tsai, *OFDM baseband receiver design for wireless communications*, John Wiley, 2007. 2. S. Lin et al., *Error-Control Coding*, 2nd ed., Prentice Hall, 2004.（歐亞） 3. 3. Todd K. Moon, *Error Correction Coding*, Wiley, 2005.（全華）				

對應之學生核心能力	核心能力達成指標	比例
1.發掘、分析、解決問題與獨立研究之能力	A.具備發掘問題之能力 B.具備分析問題之能力 C.具備解決問題之能力 D.具備獨立研究之能力	25%
2.通訊科技整合與創新之能力	A.具備整合通訊知識之能力 B.具備創新通訊科技知識之能力	25%
3.學習新知識與技術之能力	A.具備主動學習新知識之能力 B.具備學習新技術之能力	20%
4.良好溝通、表達與外語能力	A.具備與通訊專業人員溝通與表達專業知識之能力 B.具備外語專業能力用以溝通通訊專業知識	20%
5. 具團隊精神及遵守專業倫理	A.具備團隊合作之能力與精神 B.能遵守專業倫理	10%

課程綱要	內容綱要	核心能力達成指標
1. 編碼多輸入多輸出正交分頻多工系統介紹 Introduction to Coded MIMO-OFDM Systems	1. 介紹現有 Coded MIMO-OFDM 系統規格 2. OFDM 系統 3. MIMO 系統 4. Coding 系統	1-□A□B□C□D 2-■A■B 3-■A■B 4-□A□B 5-■A■B
2. 正交分頻多工之調變與解調變	1. OFDM 調變與解調變原理 2. FFT/IFFT 演算法	1-■A■B■C■D 2-■A■B

Modulation and Demodulation of OFDM	3. FFT/IFFT 處理器硬體架構 4. FFT 之 C 程式實作	3-■A■B 4-■A■B 5-□A□B
3.QR 矩陣分解(QR Decoposition)	1. QR 矩陣分解演算法 2. QR 矩陣分解處理器硬體架構 3. QR 矩陣分解之 C 程式實作	1-■A■B■C■D 2-■A■B 3-■A■B 4-■A■B 5-□A□B
4.多輸入多輸出之偵測(MIMO Detection)	1. MIMO Systems 2. MIMO Detection 演算法 3. MIMO Detector 處理器硬體架構 4. MIMO Detector 之 Verilog 硬體架構實作	1-■A■B■C■D 2-■A■B 3-■A■B 4-■A■B 5-□A□B
5.固定位元數模擬(Fixed Point Simulation)	1. 固定位元數模擬方法 2. 數位訊號處理晶片設計流程	1-■A■B■C□D 2-■A■B 3-■A■B 4-■A■B 5-□A□B
6.錯誤更正碼簡介	1. Linear Block Codes 2. Cyclic Codes 3. Basic Mathematics 4. Finite Field Operator 硬體架構 Verilog 實作	1-■A■B■C■D 2-■A■B 3-■A■B 4-■A■B 5-□A□B
7. RS/BCH 碼(RS/BCH Codec)	1. Binary BCH codes 2. Reed-Solomon Codes 3. BCH/RS 編碼器與解碼器硬體架構 4. BCH 解碼器程式實作	1-■A■B■C■D 2-■A■B 3-■A■B 4-■A■B 5-□A□B
8.迴旋碼之編解碼(Convolutional Codec)	1. 迴旋碼編碼與解碼 2. Viterti 解碼器硬體架構 3. Viterti 解碼器硬體架構 C/Verilog 實作	1-■A■B■C■D 2-■A■B 3-■A■B 4-■A■B 5-□A□B

教學要點概述[2]：

1. 教材編選：本課程之教材為自行編撰，並以參考書輔助教學。
2. 教學方法：上課講解、演算法實作(使用 C/C++程式)與硬體架構實作(使用 Verilog 程式)
3. 評量方法：Homework (4 C/C++ programs + 2 Verilog Labs) 70%
   Final Exam 15%
   Final On-Site Exam. 15%
4. 教學資源：本計畫由教育部資網通人才培訓計畫補助多套 FPGA 實驗板給 Lab 使用

註：1. 教科書請註明書名、作者、出版社、出版年等資訊。

2. 教學要點概述請填寫教材編選、教學方法、評量方法、教學資源、教學相關配合事項等。

3. 研究所所有開設之課程皆須填寫此表格或提供原有格式之課程綱要表，並呈現於實地訪評現場。