## 通訊所專業必修/必選修課程綱要表

課程名稱:(中文)數位通訊積體電路設計					開課學程	通	訊所
(英文)Digital Communications Integr Circuits Design				ated	課程代碼	COM	15190
授課教師:黃元	<b></b>						
學分數	3	必/選修 選		多	開課年級	碩士班	、博士班
先修科目或先備能力:積體電路設計相關課程 					-		
課程概述與目標學使其具備演算					之實作演算法	與 VLSI 模	組,教授同
*************************************							
1. Tzi-Dar Chiueh, Pei-Yun Tsai, OFDM baseband receiver design for wireless communications, John Wiley, 2007. 2. S. Lin et al., Error-Control Coding, 2 <sup>nd</sup> ed., Prentice Hall, 2004. (歐亞) 3. Todd K. Moon, Error Correction Coding, Wiley, 2005. (全華)							
對應之學生核心能力				核心能力達成指標			比例
1.發掘、分析、解決問題與獨立研究之能力				A.具備發掘問題之能力 B.具備分析問題之能力 C.具備解決問題之能力 D.具備獨立研究之能力			25%
2.通訊科技整合與創新之能力				A.具備整合通訊知識之能力 B.具備創新通訊科技知識之能力			25%
3.學習新知識與技術之能力				A.具備主動學習新知識之能力 B.具備學習新技術之能力			20%
4.良好溝通、表達與外語能力				A.具備與通訊專業人員溝通與表達專業知識之能力 B.具備外語專業能力用以溝通通訊專業知識			20%
5. 具團隊精神及遵守專業倫理					團隊合作之能力與精神 守專業倫理		
課程綱要		內名	容綱要		能力達成指標		
1. 編碼多輸入多 交分頻多工系統 Introduction to C MIMO-OFDM S	た介紹 2. Coded 3.	介紹現有 OFDM 系 MIMO 系 Coding 系	統 統	MO-OF	DM 系統規格	2-■A 3-■A 4-□A	■B □B
2. 正交分頻多工之調變       1. OFDM 調變與解 與解調變         2. FFT/IFFT 演算法				變原理	5-■A■B 注理		

Modulation and	3.	FFT/IFFT 處理器硬體架構	3- <b>■</b> A <b>■</b> B
Demodulation of OFDM	4.	FFT 之C程式實作	4- <b>■</b> A <b>■</b> B
			5-□A□B
			1- <b>■</b> A <b>■</b> B <b>■</b> C <b>■</b> D
2 OD 红陆八知(OD	1.	QR 矩陣分解演算法	2- <b>■</b> A <b>■</b> B
3.QR 矩陣分解(QR	2.	QR矩陣分解處理器硬體架構	3- <b>■</b> A <b>■</b> B
Decoposition)	3.	QR矩陣分解之C程式實作	4- <b>■</b> A <b>■</b> B
			5-□A□B
	1	MIMO Swaterna	1- <b>■</b> A <b>■</b> B <b>■</b> C <b>■</b> D
1 夕松 2 夕松 山 2 佐田	1. 2.	MIMO Systems MIMO Detection 冷意は	2- <b>■</b> A <b>■</b> B
4.多輸入多輸出之偵測		MIMO Detection 演算法	3- <b>■</b> A <b>■</b> B
(MIMO Detection)	3.	MIMO Detector 處理器硬體架構	4- <b>■</b> A <b>■</b> B
	4.	MIMO Detector 之 Verilog 硬體架構實作	5-□A□B
			1- <b>■</b> A <b>■</b> B <b>■</b> C□D
F国户从二制战版(Final	1		2- <b>■</b> A <b>■</b> B
5.固定位元數模擬(Fixed		固定位元數模擬方法	3- <b>■</b> A <b>■</b> B
Point Simulation)	2.	數位訊號處理晶片設計流程	4- <b>■</b> A <b>■</b> B
			5-□A□B
	1	Linear Block Codes	1- <b>■</b> A <b>■</b> B <b>■</b> C <b>■</b> D
6.錯誤更正碼簡介	1.		2- <b>■</b> A <b>■</b> B
	2. 3.	Cyclic Codes  Pagia Mathematics	3- <b>■</b> A <b>■</b> B
		Basic Mathematics  Finite Field Operator 西聯加州 Worile a 等作	4- <b>■</b> A <b>■</b> B
	4.	Finite Field Operator 硬體架構 Verilog 實作	5-□A□B
	1	Dinamy DCH and as	1- <b>■</b> A <b>■</b> B <b>■</b> C <b>■</b> D
7. RS/BCH 碼(RS/BCH	1.	Binary BCH codes  Read Salaman Codes	2- <b>■</b> A <b>■</b> B
Codec)	2.	Reed-Solomon Codes  DCU/DC 44 IE S	3- <b>■</b> A <b>■</b> B
	3.	BCH/RS 編碼器與解碼器硬體架構	4- <b>■</b> A <b>■</b> B
	4.	BCH 解碼器程式實作	5-□A□B
			1- <b>■</b> A <b>■</b> B <b>■</b> C <b>■</b> D
0 河北准 3 46 27 74	1.	迴旋碼編碼與解碼	2- <b>■</b> A <b>■</b> B
8. 迴旋碼之編解碼	2.	Viterti 解碼器硬體架構	3- <b>■</b> A <b>■</b> B
(Convolutional Codec)		Viterti 解碼器硬體架構 C/Verilog 實作	4- <b>■</b> A <b>■</b> B
1			

## 教學要點概述<sup>2</sup>:

1. 教材編選:本課程之教材為自行編撰,並以參考書輔助教學。

2. 教學方法:上課講解、演算法實作(使用 C/C++程式)與硬體架構實作(使用 Verilog 程式)

3. 評量方法:Homework (4 C/C++ programs + 2 Verilog Labs) 70%

Final Exam 15%

Final On-Site Exam. 15%

4. 教學資源:本計畫由教育部資網通人才培訓計畫補助多套 FPGA 實驗板給 Lab 使用

- 註:1. 教科書請註明書名、作者、出版社、出版年等資訊。
  - 2. 教學要點概述請填寫教材編選、教學方法、評量方法、教學資源、教學相關配合事項等。
  - 3. 研究所所有開設之課程皆須填寫此表格或提供原有格式之課程綱要表,並呈現於實 地訪評現場。